dual顯卡的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列訂位、菜單、價格優惠和問答集

dual顯卡進入發燒排行的影片

工業自動化應用之人工智慧影像檢測技術開發

為了解決dual顯卡的問題，作者李玉婷 這樣論述：

印刷式電路板組裝(Printed Circuit Board Assembly, PCBA) Dual In line Package (DIP) 封裝製程中的焊錫(Soldering)過程是印刷電路板製程中最容易出現瑕疵的製程。現今的檢測方式大多是透過工廠的產線人員進行目視檢測及修正PCBA 板，然而，這種方式不只耗時也消耗眼力及時間，對於人力檢出的品質也較難掌控。本論文分成四個部分來完成深度學習PCBA DIP封裝瑕疵檢測及模型自動化再訓練及再佈署機制，以達到模型準確率單調提升、維持低誤報率及模型使用資源的改善。第一部分是利用ensemble的方式將兩個不同的模型進行高準確度低誤報的訓練

，第二部分是在inference端自動化蒐集模型的漏報及誤報數據並由工程師確認完成後，進行再訓練及再佈署，第三部分是利用docker image及kubernetes的系統整合，進行自動化模型的再訓練及再佈署，第四部份則是在相同架構下使用輕量化模型並降低演算法的複雜度來降低模型的環境資源需求。在工業自動化檢測中，如何達到高準確率及低誤報率的檢測方式是一個重要的課題，藉由將AOI擷取的PCBA板影像(解析度7296x6000)由兩個不同方式訓練的高準確率及低誤報率的模型hybrid-YOLOv2 (由YOLOv2做前景背景的檢測後再利用ResNet-101做檢測的分類)及Faster RCNN+

ResNet-101及FPN (由regional proposal 做前景檢測取出有可能為瑕疵的feature後再做分類，並以FPN協助做小物件檢測，增加檢測速率)，最後輸出的判斷結果為兩個模型同時判斷為瑕疵的資料座標以圖像標註的方式顯示給在產線上的工作人員。產線上的工作人員會參考模型所標註的瑕疵位置更快速找到PCBA背版的瑕疵做即時的修正，並反饋線上模型的準確率及誤報率。由產線的回饋可知此方法已達到97.45%的準確率及20-30%的誤報率。另外，本研究利用平行程式運算的方式將7296x6000之PCBA背版影像檢測時間降低10-15秒。然而這個準確率仍然不足以滿足產線的需求，為使模型更能

符合產線需求，本研究將線上人員反饋的漏報及誤報資訊加入原資料訓練模型有助於單調提升模型的準確率。但新加入的資料正確性會影響模型訓練的結果。為了快速取得正確的訓練資料，本論文開發出一個半自動化深度學習模型再訓練流程。原有的漏報及誤報資料蒐集方式是由工程師利用線上人員反饋圖資所標示的大概缺陷位置，再將準確的缺陷位置標示於原圖上，並將標示準確缺陷位置的原圖及資料提供給模型訓練工程師進行模型的再訓練。但這個方式耗費工時及人力。因此，本論文提出利用設定較低閥值的線上模型將漏報瑕疵的PCBA背版進行再檢測，並將檢測圖資反饋給工程師判定及確認，藉由此方式，可萃取出95%以上的漏報瑕疵，且工程人員只需確認模型

標註的瑕疵即可，不需自行進行標註瑕疵。採用此方式已確認可將模型偵測瑕疵準確率提高至99.99%。為了使模型訓練可以達到自動化單調提升的目標，檢測漏報及誤報資料可由工程師上傳至S3並於WISE-PaaS AIFS上指定模型訓練時間，這個需求會存入Task Scheduler，當設定時間到時，Task Scheduler會提醒kubernetes在後端進行docker自動化的環境架設及從S3下載資料進行模型再訓練及選出新一版的模型並存放於S3待WISE-PaaS得到來自Edge的模型更新Event時，新一版的模型會透過WISE-PaaS AIFS進行自動化模型部屬．這個方式可以達到一機一模型，使模

型自動化適應到各個生產線及自動化模型版本管控，達到近100%的檢出率及低於30%的誤報率。目前採用本論文所提方法已協助工廠內每條生產線的線上人員做PCBA背版修正，並為每條生產線提高33%的效能（即可節省一位人力成本）。本論文的主要貢獻為下列三點：(1) 由於再訓練機制是直接取得產線上當前模型遺漏及誤判的資料，將這些資料蒐集做再訓練可以幫助新訓練的模型更能針對特定生產線做準確率的單調提升。(2) 這種再訓練機制可以快速且自動化做大量模型的佈署至個別生產線且管控各生產線模型的版本。(3) 半自動化的蒐集遺漏及誤判資料可以減輕手動標註的時間及複雜度，此方法已經成功在合作工廠產線上達到99.99%的

準確率及20-30%的誤報率，且針對每張PCBA背版 (7296x6000) 檢測試時間小於15秒。此方法已成功在合作廠商工廠內佈署三條生產線並進入商品化階段。然而為了加快模型的檢測速率，每條生產線需使用兩張Nvidia 2080Ti顯示卡，這樣的作法使得擴張生產線的成本較高．為了改善這個問題，本論文選用修改過的YOLOv4替代Faster RCNN+ ResNet-101並將模型演算法簡化，於Nvidia 1080 Ti 使用四條平行運算可以將生產線顯卡從兩張2080 Ti降到一張1080Ti且檢測速率從10-15秒加速至7-10秒完成每張PCBA背版的檢測．檢出率及誤報率與原作法相當，此作

法顯然可以進一步改善線上模型的需求資源，增加彈性。